数字IC设计——跨时钟域篇2（亚稳态） 一、建立时间与保持时间前提条件：==对任何一种触发器，在时钟触发沿前、后的一个小时间窗口内，输入信号必须稳定。== 输入信号应提前时钟上升沿 （假设上升沿有效）T时间到达芯片，这个T就是建立时间Set

数字IC设计——跨时钟域篇3（单比特处理） 下面介绍常见的单比特跨时钟域的处理方法 一、慢时钟域信号同步到快时钟域的处理方法： 两级寄存器同步慢时钟信号进入到更快的时钟域时（频率相差2倍以上），此时不用考虑快时钟域信号采样丢失问题，可以考虑

数字IC设计——跨时钟域篇4（多比特处理） 一、 两级触发器的问题 两级触发器存在的问题如果简单的按照单比特信号穿越方法各bit打两拍单独穿越，则会造成各个bit穿越时间不一致（寄存器对于每个信号的延迟时间不一样），则会造成另一个时钟域里面

数字IC设计——跨时钟域篇1 一、时钟域概要1. CDC介绍CDC（clock domain crossing）检查（跨时钟域的检查）是对电路设计中同步电路设计的检查。非同步时钟没有固定的相位关系，这样Setup/Hold不满足而产生了亚稳